微信
手机版
网站地图

域名,一文看懂3D封装技能及发展趋势,青海大学

2019-04-04 11:49:10 投稿人 : admin 围观 : 163 次 0 评论

来历:内容来自「芯思维 」,谢谢。

从整个体系层面来看,怎么把环环相扣的芯片供应链整合到一同,才是未来打开的重心,封测业将扮演重要的人物。有了先进封装技能,半导体国际将会是另一番景象。现在需求让沉寂了三十年的封装技能生长起来。

跟着芯片与电子产品中高功用、小尺度、高牢靠性以及超低功耗的要求越来越高,促进先进封装技能不断打破打开,一起在人工智能、自动驾驶、5G网络、物联网等新式工业的加持下,使得三维(3D)集成先进封装的需求越来越剧烈。

本文测验去讨论一下三维晶圆级先进封装的立异打开进程。欢迎纠正。

1、先进封装打开布景

跟着集成电路运用多元化,智能手机、物联网、轿车电子、高功用核算、5G、人工智能等新式范畴对先进封装提出更高要求,封装技能打开迅速,立异技能不断呈现。

封装技能随同集成电路创造应运而生,开端仅仅是起到支撑效果首要处理电源分配,信号分配,散热和维护的功用。集成电路技能依照摩尔定律飞速打开,封装技能日新月异。特别是进入2010年后,晶圆级封装(WLP,Wafer Level Package)、硅通孔技能(TSV,Through Silicon Via)、2.5D Interposer、3D IC、Fan-Out等技能的工业化,极大进步了先进封装技能水平。从线宽互连才能上看,曩昔50年,封装技能从1000m进步到1m,乃至亚微米,进步了1000倍。

sta362

图1首要封装技能打开

当时,跟着摩尔定律趋缓,封装技能成为电子产品小型化、多功用化、下降功耗,进步带宽的重要手法。先进封装向着体系集成、高速、高频、三维方向打开。

图2展现了当时干流的先进封装技能渠道,包含Fl金马堂ip-Chip、WLCSP、Fan-Out、Embedded IC、3D WLCSP、3D IC、2.5D interposer等7个重要技能。其间绝大部分和晶圆级封装技能相关。支撑这些渠道技能的首要工艺包含微凸点、再布线、植球、C2W、W2W、拆键合、TSV工艺等。先进封装技能自身不断立异打开,以应对愈加杂乱的三维集成需求。当时,高密度TSV技能/Fan-Out扇出技能因为其灵敏、高密度、适于体系集成,而成为现在先进封装的中心技能。

图2先进封装技能渠道与工艺

2、晶圆级三维封装技能打开

2.1 2.残暴腿甲5D/3D IC技能

为处理有机基板布线密度缺少的问题,带有TSV笔直互连通孔和高密度金属布线的硅基板应运而生,这种带有TSV的硅基无源渠道被称作TSV转接板(Interposer),运用TSV转接板的封装结构称为2.5D Interposer。在2.5D Interposer封装中,若干个芯片并排摆放在Interposer上,经过Interposer上的TSV结构、再散布层(Redistribution Layer,RDL)、微凸点(Bump)等,完结芯片与芯片、芯片与封装基板间更高密度的互连。

超细线条布线interposer针对FPGA、CPU等高功用运用。其特征是正面有多层细节距再布线层,细节距微凸点,干流TSV深宽比到达10:1,厚度约为100m。台积电2010年打开2.5D TSV转接板,即CoWoS技能研制,选用65纳米工艺线,线宽能够到达0.25m,完结4层布线,为FPGA、GPU等高功用产品的集成供给处理计划。

赛灵思(Xilinx)型号为“Virtex-7 2000TFPGA”的产品是最具代表性的产品之一。如图3所示,根据2.5D转接板技能的Virtex-7 2000T FPGA产品将四个不同的28nm工艺的FPGA芯片,现了在无源硅中介层上并排互联,一起结合微凸块工艺以及TSV技能,构建了比其他同类型组件容量多出两倍且相当于容量达2000万门ASIC的可编程逻辑器材,完结了单颗28nm FPGA逻辑容量,逾越了摩尔定律约束。赛灵思凭借台积电(TSMC)的2.5D-TSV转接板技能渠道在2011年开端小批量供货。

图3 (a)赛灵思Virtex-7 2000T FPGA结构示意图

图3(b)赛灵思Virtex-7 2000T FPGA扫描电镜切片截面图

(图片来历:B. Banijamali et al., ECTC 2011, pp 285)

TSV技能在处理存储器容量和带宽方面具有决定性效果,经过高密度TSV技能笔直互连方法,将多个芯片堆叠起来,进步存储器容量和功用。三星电子(SAMSUNG)在2010年的4xnm 8GB内存上就初次运用了TSV,2011年又完结了3xnm 32GB。2014年三星电子选用先进的2xnm工艺,运用TSV打造的DDR4内存条,单条容量高达64GB。2015年三星电子将这一容量翻了一番,开端量产128GB TSV DDR4内存条。新内存依然是面向企业级效劳器商场的RDIMM类型内存,运用了多达144颗DDR4内芯片,每一颗容量8Gb(1GB),每四颗芯片运用TSV技能和微凸点严密封装在一同,总计36个组,散布在内存条两边。

TSV技能在存储区范畴另一个引人瞩意图运用是高带宽存储器(High Ban91撸dwidth 二次元凶恶图片Memory,HBM)。HBM是一种根据3D堆叠工艺的高功用DRAM,其实便是将许多个DDR芯片堆叠在一同后和GPU封装在一同,完结大容量,高位宽的DDR组合阵列。HBM堆叠没有以物理方法与CPU或GPU集成,而是经过细节距高密度TSV转接板互连,现在这种TSV转接板只要台积电(CoWoS)等少量制作企业能够制作。HBM具有的特性简直和芯片集成的RAM相同,因而,具有更高速,更高带宽。适用于高存储器带宽需求的运用场合。首个运用HBM的设备是AMD Radeon Fury系列闪现中心。2013年10月HBM成为了JEDEC经过的工业规范,第二代HBM——HB彭禺厶电影M2,也于2016年1月成为工业规范,英伟达(NVIDIA)在该年宣布的新款旗舰型Tesla运算加速卡——Tesla P100、AMD的Radeon RX Vega系列、英特尔(Intel)的Knight Landing也选用了HBM2。

AMD的Radeon Vega GPU中运用的HBM2,由8个8Gb芯片和一个逻辑芯片经过TSV和微凸点笔直互连, 每个芯片内包含5000个TSV,在一个HBM2中,超越40000个TSV通孔。

图4 AMD Radeon Vega GPU & HBM2集成

图5总结了近几年高功用3D TSV产品路线图,能够看到越来越多的CPU、GPU、存储器开端运用TSV技能。一方面是TSV技能不断老练,另一方面,和高功用核算、人工智能的巨大需求牵引分不开。

图5高功用3D TSV产品路线图

2.2先进晶圆扇出技能

英飞凌(Infineon)于2004年提出晶圆级扇出eWLB(Embedded Wafer Level BGA)技能。如图6所示,经过芯片埋入到模塑料重构圆片,把I/0从芯片外表扇出到芯片和模塑料重构外表,以满意BGA焊球节距要求。因而,比照WLP扇入封装,扇出封装关于芯片I/O数目,封装尺度没有约束,能够进行多芯片的体系封装。进一步地,晶圆级扇出技能取消了基板和凸点,不需倒装工艺,具有更薄的封装尺度、优异的电功用、易于多芯片体系集成等长处。英飞凌的eWLB技能授权给日月光(ASE)、星科金朋(STATS ChipPACK,后被长电科技收买)、 Nanium(后被Amkore)收买。飞思卡尔(Freescale)简直与英飞凌一起提出了相似概念,被称为RCP技能,2010年授权给Nepes。

图6扇出封装三维结构示意图

图7是规范eWLB的工艺流程。首要包含了载板上贴膜、芯片-圆片上芯、圆片塑封、解键合、芯片和模塑料扇出外表钝化、光刻、RDL、UBM、BGA、打标、划片等工艺。

图7典型eWLB封装流程

运用模塑料扇出的eWLB封装技能最首要的难点是因为CTE不匹配带来的翘曲问题,这导致对准精度差、圆片拿持困难。别的芯片在贴片和塑封进程中以及塑封后翘曲导致的方位偏移,关于高密度多芯片互连是一个巨大应战。

跟着FOWLP工艺技能逐步老练,本钱不断下降,一起加上芯片工艺的不断进步,FOWLP将呈现爆发性增加。为节距传统AP处理器PoP封装的厚度,进步电功用,在FOWLP技能基础上,进一步开发了在模塑料上制作通孔互连的三维FOWLP堆叠技能。代表性的是台积电研制的InFO技能,为苹果(Apple)的A10处理器供给封装效劳,带动了整个业4080新界研制三维FOWLP堆叠技能的热潮。现在赵得三在苹果iPh域名,一文看懂3D封装技能及打开趋势,青海大学one7中,有7颗芯片选用FOWLP封装。据Yole估计,2020年,整个商场将到达25亿美金。

图8展现了台积电InFO技能,经过将芯片埋入模塑料,以铜柱完结三维封装互连。InFO技能为苹果A10、A11、A12处理器和存储器的PoP封装供给了新的封装计划,拓宽了WL-FO的运用,让Fan-Out技能成为职业热门。

图8 (a)台积电InFO技能示意图

(图片来历:C. F. Tseng et al., ECTC 2016, pp 1)

图8(b)苹果A11处理器InFO封装切片图

A11处理器尺度10mm8.7mm,比A10处理器小30%以上,塑封后外表3层布线,线宽8m,密度并不高,首要原因仍是重构模塑料圆片外表布线良率和牢靠性问题。A11处理器InFO PoP的封装尺度13.914.8mm,与A10比较小8%,厚度790m。台积电InFO技能的成功得益于强壮的研制才能和商业协作方法。推出InFO技能,是为了供给AP制作和封装全体处理计划,即便在开端良率很低的状况下,台积电也能继续进行良率进步,这对封测厂来说是不可能的。

InFO技能的巨大成功推进制作业、封测业以及基板企业投入了许多人力物力打开三维扇出技能的立异研制。业界也发现,许多本来需求2.5D TSV转接板封装能够经过三维扇出来完结,处理了TSV转接板本钱太高,工艺太杂乱的问题。安靠科技(Amkor)推出了SLIM和3D SWITT以及两种技能(图9)。SLIM运用前道代工,在硅片外表的无机介质层上制作1m,乃至亚微米金属布线,再用有机介质层制作金属布线,经过倒装互连、芯片塑封后,刻蚀去掉硅片,再制作BGA,完结三维集成。SWITT特色是在Carrier基板上制作多层布线,与芯片经过微凸点倒装,然后塑封,经过穿透模塑料的高铜柱完结三维笔直互连,进一步地在反面再做一层布线,用于和上封装体进行高密度互连。

图9安靠SLIM和SWIFT扇出封装三维结构示意图

长电科技旗下域名,一文看懂3D封装技能及打开趋势,青海大学子公司长电先进是国内最早开端扇出封装技能(FO ECP)的研制,FO ECP选用芯片倒装贴到暂时载板,塑封,塑封体反面再与硅片键合用来减小翘曲,解键合后,在芯片和模塑料重构外表进行布线和植球,最终塑封体反面的硅片减薄,硅片保留在封装体上。

FO ECP技能高度兼容于现有的晶圆级封装渠道,既可完结单颗芯片扇出,亦可完结多种芯片集成扇出。与WLCSP比较,可大幅节约芯片面积,最大可节约芯片面积20%以上,较BGA、QFN及SOP等封装,FO ECP具有更小的封装尺度和更薄的封装厚度。

长电先进在2015年着手FO ECP生产线建造,2016年成功量产,并继续导入新品。

图10 FO ECP单芯片示意图,芯片尺度为0.55mmx0.47mm(图片来历:长电先进)

图11 FO ECP多芯片示意图(图片来历:长电先进)

图12 (a)单颗FO ECP俯视图(图片来历:长电先进)

图12 (b)两颗FO ECP俯视图(图片来历:长电先进)

FO ECP技能具有以下优势:

1)多功用ECP渠道,可完结高档体系级集成;

2)灵敏地集成来自不同工艺,制作源和硅晶圆节点的芯片,以增强功用;

3)超卓的机械、电气和热功用;

4)能够习惯新的半导体先进制程节点运用需求;

5)可用于Fan-in WLP和Fan-outWLP;

6)能够战胜圆片翘曲;

7)FO ECP有一个现在Die First FO不具有的长处是:成功处理晶圆重构中芯片偏移问题,然后可适用于超小尺度芯片(最小0.3mm*0.3mm)的FO和多芯片集成FO。

国内另一封测企业华天科技2015年开端扇出封装技能开发,与运用模塑料塑封不同,华天科技开发了埋入硅基板扇出型封装技能eSiFO(embedded Silicon Fan-out)。如图13所示,eSiFO运用硅基板为载体,经过在硅基板上刻蚀凹槽,将芯片正面向上放置且固定于凹槽内,芯片外表和硅圆片外表构何东蓉成了一个扇出头,在这个面上进行多层布线,并制作引出端焊球,最终切开,别离、封装。

图13华天科技eSiFO示意图

eSiFO技能具有如下长处:

1)能够完结多芯片体系集成SiP,易于完结芯片异质集成

2)满意超薄和超小芯片封装要求,细节距焊盘芯片集成域名,一文看懂3D封装技能及打开趋势,青海大学(<60m),埋入芯片的间隔可小于30m

3)与规范晶圆级封装兼容性好

4)杰出的散热域名,一文看懂3D封装技能及打开趋势,青海大学性和电性

5)能够在有源晶圆上集成

6)工艺简略,翘曲小,无塑封/暂时键合/拆键合

7)封装灵敏:WLP/BGA/LGA/QFP等

8)与TSV技能结合可完结高密度三维集成

根据eSiFO技能的产品包含RF Transceivers、Controller、Sensors、4G射频前端、毫米波芯片,FPGA等等。图14展现了两个芯片集成的SiP封装。特别的,这儿两个芯片一起置于一个异形腔体内,芯片之间的间隔只要几十微米。这样确保了芯片间高密度的互连。图15展现了40GHz扇出集成产品,电学测验彻底满意规划要求,产品已进入量产。

图14两颗芯片SiP集成(图片来历:华天科技)

图15 40GHz扇出集成(图片来历:华天科技)

2.3晶圆级三维集成新趋势

表1总结了现在几种晶圆级三维封装集成技能比较。TSV转接板CoWoS技能在高功用集成范畴优势显着,仅仅本钱过高,只合适高端产品。SLIM意图是替代TSV转接板的一种无TSV封装技能。与TSV转接板比较,wpdwpeWLB、InFO、SWIFT、ECP、eSiFO都具有本钱优势,实际上扇出封装的全体商场还不大,除掉InFO在AP上大规模运用,缺少规模化黄沐尔量产运用。需求处理的是良率、牢靠性,以及详细产品运用时,和传统封装的性价比状况。

表1几种三维晶圆级技能比较

最近,台积电又提出了SoIC(System on Integrated Circuit)的概念。如图16所示,该技能本质上归于3D IC技能范畴,首要选用为W2W、C2W混合键合技能,完结10m以下I/O节距互连,削减寄生效应,进步功用。芯片自身能够具有用于三位互连的TSV结构,因为取消了凸点,集成堆叠的厚度更薄。该技能适于多种封装方法,不同产品运用。此技能不只能够继续保持摩尔定律,也可望进一步打破单一芯片运转效能瓶颈。

图16台积电SoIC技能示意图

为了满意多芯片超薄、超小、三维高密度体系集成需求,2019年3月20日,华天科技(昆山)电子有限公司在SEMICON China发布了埋入集成体系级芯片技能的概念(Embedded System in Chip,eSinC )。如图17所示,eSinC技能选用高精度硅刻蚀构成空腔,将不同芯片或器材埋入硅晶圆。经过高密度再布线将芯片互连,经过在扇出的硅片上制作via last TSV来完结笔直互连。经过微凸点/键合胶混合域名,一文看懂3D封装技能及打开趋势,青海大学键合域名,一文看懂3D封装技能及打开趋势,青海大学,经过C2W或许W2W方法完结芯片三维堆叠。与台积SoIC技能比较,选用微凸点互连,节距在50m以上。选用这种计划,芯片内部不必制作TSV,下降工艺难度,节约芯片面积。根据上述优异特性,eSinC得到用户的高度重视。该技能可完结不同功用、不同品种和不同尺度的器材高密度集成,集成后的芯片还能够选用多种灵敏的封装计划。

图17eSinC 示意图(图片来历:华天科技)

图18展现了一个80m芯片埋入到180m硅基板,TSV直径120m,用来完结三维互连。

图18eSinC 样品(图片来历:华天科技)

2019年3月19日,中芯长电发布国际首个超宽频双极化的5G毫米性美国波天线芯片晶圆级集成封装SmartAiP(Smart Antenna in Package)工艺技能,这是SmartAiP3D-SiP工艺渠道初次在详细商场范畴得到运用。SmartAiP经过超高的笔直铜柱互连供给更强三维(3D)集成功用,加上老练的多层双面再布线(RDL)技能,结合晶圆级精准的多层天线结构、芯白姐五颜六色一致图库免费片倒装及外表被迫组件,使得SmartAiP完结了5G天线与射频前端芯片模块化和微型化的高度集成加工,具有集成度高、散热性好、工艺简练的特色。

3、Foundry与OAST竞赛

先进封装技能越来越依赖于先进制作工艺,越来越依赖于规划与制作企业之间的严密协作,因而,具有前道工艺的代工厂或IDM企业在先进封装技能研制与工业化方面具有技能、人才和资源优势,运用前道技能的封装技能逐步闪现。

台积电近年来成为封装技能立异的引领者。从台积的CoWoS到InFO,再到SoIC,实际上是一个2.5D、3D封装,到真实三维集成电路,即3D IC的进程,代表了技能产品封装技能需求和打开趋势。作为封测代工企业(OSAT),面对前道企业在先进封装技能范畴的竞赛,有必要寻求对应低本钱高功用封装死神剧场版5天堂篇技能,打开差异化竞赛,才能在剧烈的竞赛中不断打开。

表二给出了台积电(TSMC)与华天科技三维晶圆级技能比较,能够看到,在2.5D/3D IC范畴,台积电以via middle的CoWoS计划为高功用芯片,华鲁豫有约尹国驹完整版天科技以的via last技能的3D WLCSP/3D IC为传感器、传感器与ASIC芯片供给三维集成计划。在三维扇出范畴,台积电InFO技能为AP三维集成供给处理计划,选用200m直径铜柱进行三维互连。华天科技硅基扇出(eSiFO)因为选用via last TSV,能够完结高密度三维互连,具有优越性。埋入体系集成(eSinC)技能的互连密度与SoIC比较距离较大,但工艺难度低、本钱低。整体而言,封测企业与制impaire造企业在2.5D/3D细节距互连方面有较大距离,需求进一步加强相关技能研制。

表2 台积电与华天三维晶圆级技能比较

4.总结

跟着集成电路运用多元化,智能手机、物联网、轿车电子、高功用核算、5G、人工智能等新式范畴对先进封装提出更高要求,封装技能打开迅速,立异特别活泼,竞赛特别剧烈。先进封装向着体系集成、高速、高频、三维、超细节距互做受连方向打开;晶圆级三维封装成为多方抢夺焦点,台积电成为封装技能立异的引领,运用前道技能的前道封装技能逐步闪现。天天向上20130816高密度TSV技能/FO扇出技能成为新年代先进封装的中心技能。技能自身不断立异打开,以应对愈加杂乱的三维集成需求。其间针对高功用CPU/GPU运用,2.5D TSV转接板作为渠道型技能日益重要。存储器,特别是HBM产品,得益于TSV技能,带宽得到大幅度进步。扇出型封装因为习惯了多芯片三维体系集成需求,得到了快速打开。多种多样的扇出技能不断涌现,以满意高功用、低本钱要求。一些扇出技能的研制是为了替代2.5D高本钱计划,但三维扇出的笔直互连密度不高。华天科技昆山提出的硅基扇出(eSiFO)和埋入体系集成(eSinC)技能、长电科技/长电先进的FO ECP,为后摩尔年代高功用芯片集成封装供给了新的处理计划,并以此和前道制作企业在先进封装范畴打开差异化的竞赛,供给低本钱、高性张瑞希吊唁金成民图片能的处理计划。跟着新产品运用的不断丰富,新时期集成电路封装工业技能将得到进一步快速打开。

今天是《半导体职业调查》为您共享的第1895期内容,欢迎重视。

实时 专业 原创 深度

域名,一文看懂3D封装技能及打开趋势,青海大学 开发 科技 技能
声明:该文观念仅代表作者自己,搜狐号系信息发布渠道,搜狐仅供给信息存储空间效劳。

相关文章

标签列表